Portable Stimulus に関して少し調べてみました。
全然時系列じゃありませんが、全体概要を理解するというフェーズです。英語を読むのが面倒というひとは、下記日本語メモを参照ください。
Portable Stimulus Specification Working Group
スコープ
検証の意図や振る舞いについて、様々なターゲットプラットフォームにたいして再利用可能な手法がない。振る舞いを一度規定すれば、そこから様々な実装に展開できるような仕組みをつくる。
Accellera Standards Technical Update from DVCon Europe 2015
１４のユースケース。
CMBV(Cadence, Mentor, Breker and Vayavya) で、2つのオプションを検討中。ひとつは C++アドオンシンタックス、もうひとつは宣言型の新言語。
What Does “Portable Stimulus” Really Mean?
全てのテストはセルフチェッキングでなければならない、また効果をみるためカバレッジも必要。結局、Stimulus、result、coverage が必要となる。
検証対象が IP ブロックから SoC 全体になる Vertical reuse、様々な検証プラットフォームにまたがる Horizontal reuse の2つを含む。
テスト自体はポータブルではない。ポータブルなのは、抽象化された使用またはモデルである。ゴールは3つ。１つめは抽象化の定義方法。例えば、メモリへの write タスクがあるとしたら、test generator は、対象が IPブロックなら UVM transaction を、フルチップSoCならCコードを生成する。
Accellera’s PSWG: Realists and Optimists, the lot of them
対象としている範囲が広いため、最初のリリース予定 2017 年１月というのは楽観的すぎるのではという声もある（2017年2月3月時点のハナシ）
Portable Stimulus Taking Center Stage at DAC
Portable Stimulus Working Group は 2015年3月から開始。ひとつのテストシナリオ記述を、アーキテクト、RTL検証エンジニア、ポストシリコン検証エンジニア、バーチャルプロトタイプやエミュレーションなどにかかわるソフト屋さんなどが使いまわせるような仕組みを作る。テストの意図を表現し、そこから、IPブロックのUVMベースシミュレーションをドライブしたり、同じ検証対象がエミュレータ上やFPGAプロトタイプや実機になった場合にも、検証をドライブするため内部組み込みプロセッサの実行可能 C exe を生成したりできる。メンター+ケイデンスと、Breker からそれぞれプロポーサルあり検討中。スティミュラスシナリオの記述は宣言型でなければならないという点は合意。記述された抽象モデルが、図中の secret sauce で処理されて、所望のテストインプリ出力が生成される。両プロポーサルともにシナリオ記述にグラフのアイデアを活用している。
